Eine empirische Beobachtung der Halbleiterindustrie, dass die Anzahl der Transistoren auf integrierten Schaltkreisen über aufeinanderfolgende Technologiegenerationen hinweg ungefähr exponentiell zugenommen hat, was oft mit Verbesserungen der kostenbereinigten Rechenleistung korreliert; es handelt sich um eine industrielle Heuristik, nicht um ein physikalisches Gesetz.

Prinzip

Regelmäßige Zunahmen der Transistordichte reduzieren tendenziell die Kosten pro Funktion und ermöglichen höhere Leistung oder stärkere Integration; dieser Trend hängt jedoch von technologischen, wirtschaftlichen und physikalischen Grenzen ab und kann sich in Geschwindigkeit oder Form ändern.

Demonstration

Illustratives Szenario → Situation: Ein Fertigungsnode wird verkleinert und erlaubt doppelt so viele Transistoren pro Die. Erkennen: Designer können mehr funktionale Einheiten hinzufügen oder die Kosten pro Transistor senken. Handlung: Ein Prozessor‑Redesign nutzt die höhere Dichte für mehr Parallelität und Cache. Folge: Bei gegebenen Kosten steigt der Systemdurchsatz oder die Integrationsdichte, obwohl Einzelfaden‑Leistungsgewinne durch andere Faktoren begrenzt sein können.

Fehlanwendung

Davon auszugehen, Moores Gesetz garantiere unendliche, uniforme Zuwächse der Single‑Thread‑Performance oder dass Transistorenzahl direkt in proportionale Anwendungsbeschleunigung überführe; der Fehler ist, Transistordichte mit unbegrenztem oder linearem Performance‑Scaling gleichzusetzen.

Konsequenz

Moores Gesetz hat Industrie‑Roadmaps, Investitionen und Architekturentscheidungen gelenkt; wenn das Scaling langsamer wird, passt sich die Industrie durch heterogene Rechenmodelle, spezialisierte Beschleuniger, Packaging‑Techniken und Softwareoptimierung an.

Umkehrung

Wenn physikalisches Scaling (Lithographie, thermische Grenzen, Quanteneffekte) oder wirtschaftliche Kostenstrukturen weitere Dichtesteigerungen in historischen Raten verhindern, gelten die bisherigen Zuwachsraten nicht mehr und der Fokus verlagert sich auf Architektur‑, Software‑ oder Packaging‑Innovationen.

Abgrenzung

Klar innerhalb: Transistorenzahl und On‑Die‑Integration bei Halbleiter‑ICs. Grenzfall: Leistungsverbesserungen durch Architektur, Compiler oder Algorithmen statt durch reines Transistor‑Scaling. Klar außerhalb: Behauptungen über allgemeinen technologischen Fortschritt, die nicht mit Halbleiter‑Scaling zusammenhängen.

Semantische Spannung

Erwartung kontinuierlichen exponentiellen Hardware‑Scalings ↔ Physikalische und ökonomische Grenzen, die alternative Ingenieurskompromisse erzwingen.

Synthese

Moores Gesetz fungiert als ökonomische und technische Roadmap: es beschreibt eine praktische Kadenz von Fähigkeitssteigerungen, die Design und Investitionen antreibt, ist jedoch an technologische und wirtschaftliche Realisierbarkeit gebunden, nicht an ein unveränderliches Naturgesetz.